| Item type |
デフォルトアイテムタイプ_（フル）(1) |
| 公開日 |
2023-03-18 |
| タイトル |
|
|
タイトル |
Fabrication of Si single-electron transistors having double SiO2 barriers |
|
言語 |
en |
| 作成者 |
Ito, Yuhei
Hatano, Tsuyoshi
Nakajima, Anri
Yokoyama, Shin
|
| アクセス権 |
|
|
アクセス権 |
open access |
|
アクセス権URI |
http://purl.org/coar/access_right/c_abf2 |
| 権利情報 |
|
|
権利情報 |
Copyright (c) 2002 American Institute of Physics. |
| 内容記述 |
|
|
内容記述 |
We fabricated Si single-electron transistors (SETs) having double SiO2 barriers and a polycrystalline Si (poly-Si) dot. The fabrication method of this device is completely compatible with the complementary metal–oxide–semiconductor technology, and the position of the poly-Si dot is self-aligned between the source and drain regions. The device exhibits drain current (Id) oscillation against gate voltage. From the dot size dependence of the electrical characteristics, the Id oscillation is considered to be due to the Coulomb blockade effect caused by poly-Si grains in the poly-Si dot. The self-alignment of the poly-Si dot in the fabrication process also means that the SET is promising for practical use. |
|
言語 |
en |
| 出版者 |
|
|
出版者 |
American Institute of Physics |
| 言語 |
|
|
言語 |
eng |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
journal article |
| 出版タイプ |
|
|
出版タイプ |
VoR |
|
出版タイプResource |
http://purl.org/coar/version/c_970fb48d4fbd8a85 |
| 関連情報 |
|
|
|
識別子タイプ |
DOI |
|
|
関連識別子 |
10.1063/1.1485306 |
| 関連情報 |
|
|
|
識別子タイプ |
DOI |
|
|
関連識別子 |
http://dx.doi.org/10.1063/1.1485306 |
| 収録物識別子 |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
0003-6951 |
| 収録物識別子 |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AA00543431 |
| 開始ページ |
|
|
開始ページ |
4617 |
| 書誌情報 |
Applied Physics Letters
Applied Physics Letters
巻 80,
号 24,
p. 4617-4619,
発行日 2002-06-17
|
| 旧ID |
18590 |
ApplPhysLett_80_4617.pdf (287.9 KB)
